本文摘要：据报导，富士通自2015年以来之后投放DLU芯片研发工作，不过此前富士通很少对外透漏这款微处理器的设计细节，直到2017年6月举行的“ISC2017”大会上，富士通AI基盘事业本部（AIPlatformDivision）资深主任丸山竣巳（TakumiMaruyama）才对外透漏该公司投放AI及高效能运算（HPC）领域的发展成果，首度较了解讲解DLU微处理器运作细节。

据报导，富士通自2015年以来之后投放DLU芯片研发工作，不过此前富士通很少对外透漏这款微处理器的设计细节，直到2017年6月举行的“ISC2017”大会上，富士通AI基盘事业本部（AIPlatformDivision）资深主任丸山竣巳（TakumiMaruyama）才对外透漏该公司投放AI及高效能运算（HPC）领域的发展成果，首度较了解讲解DLU微处理器运作细节。目前丸山之后于是以专门从事于DLU芯片研发专案。丸山认为，DLU微处理器与其他多款专为深度自学（DL）所打造出的处理器完全相同的是，皆高度倚赖于较低精密度运算在神经网络处置上优化效能及能源效率，值得注意的是，DLU微处理器提供支援FP32、FP16、INT16以及INT8数据类型。在最低等级上，DLU微处理器是由若干“深度自学处理单元”（DeepLearningProcessingUnits；DPU）所构成，利用一个高效能结构展开相互联结，或可将这些DPUs视作是深度自学的核心。

个别的主核心管理在DPU上的继续执行，并负责管理在DPU与芯片内辟存储器控制器之间协商存储器将近用任务。值得注意的是，每个DPU均是由16个深度自学处置元素（DPE）所构成，这也是实际数值运算展开之处；每个DPE则是由8个SIMD继续执行单位连同一个十分大型的登记档（RegisterFile；RF）所构成，此RF几乎受到软件的掌控。另外，DLUPCB将包括一定数量的第二代高频长存储器（HBM2），这款存储器需要高速获取处理器所须要数据，该DLUPCB也将包括一个用作利用Tofu网络技术与其他DLU微处理器连接拢的介面，富士通预计2018年度将发售DLU微处理器，且将再行以协同处理器形式问世，由一组中央处理器（CPU）来驱动DLU微处理器。

自下一代DLU微处理器技术开始，富士通计划将DLU微处理器以某种形式映射一组CPU中，不过富士通仍并未透漏此下一代技术何时将发售。借由上述芯片外（off－chip）网路设计，富士通设想未来需要以DLU微处理器打造出十分可观的系统，目标创立可扩展的平台可供处置仅次于且最简单的深度自学问题。富士通的最后计划目标，是要除了享有面向一般市场的SPARC处理器产品线外，也要打造出一个DLU微处理器产品线。

本文来源：杏彩体育官网-www.vanillapro.cn